首页农业大学 › 农业大学Z1:第一华祖思机的架构和算法

农业大学Z1:第一华祖思机的架构和算法

本文是针对性舆论《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的中文翻译,已征得原作者Raul
Rojas的允许。感谢Rojas教授的支撑及赞助,感谢在抖留学之相知——锁当英语方面的指导。本人英文与正式程度有限,不妥的远在还伸手批评指正。

This is a translation of "The Z1: Architecture and Algorithms of Konrad
Zuse's First Computer" with the permission of its author Raul
Rojas.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who's
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

本文首不成给有了针对性Z1的概括介绍,它是由于德国发明家康拉德·祖思(Konrad
Zuse
)1936~1938年以内于柏林构筑的机械式计算机。文中对拖欠计算机的要害结构零件、高层架构,及其零部件之间的数交互进行了叙。Z1会就此浮点数进行四虽运算。从穿孔带读入指令。一截先后由同样多元算术运算、内存读写、输入输出的吩咐构成。使用机械式内存存储数据。其指令集没有落实标准化分支。

尽管如此,Z1的架构和祖思在1941年兑现的跟着电器计算机Z3十分相似,它们中间仍在在醒目的距离。Z1和Z3都经平等多元之微指令实现各操作,但前者用之莫是旋转式开关。Z1因此底是数字增量器(digital
incrementer
)和同样仿状态各,它们可以变换成图为指数及尾数单元以及内存块的微指令。计算机里之老二前行制零件有着立体的教条结构,微指令每次只要于12只层片(layer)中指定一个行使。在浮点数规格化方面,没有设想尾数为零星底很处理,直到Z3才弥补了及时一点。

文中的知识源自对祖思为Z1复制品(位于柏林德国技术博物馆)所写的统筹图、一些信件、笔记本中草图的细研究。尽管就台微机从1989年展览至今(停运状态),始终不曾有关该系布局详细的、高界的论述可寻。本文填补了立无异于空。

1 康拉德·祖思与Z1

德国发明家康拉德·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年里面召开了有小型机械线路的试验)。在德国,祖思给视为计算机的大,尽管他在第二次世界大战期间修建的微处理器于毁于火灾过后才为人所知。祖思的正式是夏洛腾堡工学院(Technische
Hochschule
Charlottenburg
)(现今底柏林工业大学)的土木。他的率先份工作于亨舍尔公司(Henschel
Flugzeugwerke
),这家店铺刚好由1933年起来修军用飞机\[1\]。这号25寒暑的微年轻,负责好生产飞机部件所要的同样充分失误结构计算。而异以学童时期,就已开始考虑机械化计算的可能性\[2\]。所以他以亨舍尔才干了几单月就是辞职,建造机械计算机去矣,还起了祥和的商店,事实为亏世界上先是贱电脑公司。

注1:康拉德·祖思建造计算机的高精度年表,来自于他起1946年3月由手记的稍本子。本子里记载着,V1建造被1936~1938年间。

在1936~1945年期间,祖思向停不下来,哪怕给简单涂鸦短期地召去前线。每一样不成都最终于召回柏林,继续从于亨舍尔与友爱号之干活。在马上九年里,他修筑了本咱们所理解之6高微机,分别是Z1、Z2、Z3、Z4,以及规范领域的S1和S2。后四贵打被第二次世界大战开始下。Z4是以世界大战结束前的几乎单月里建好之。祖思同开始吃其的简称是V1、V2、V3、V4(取自实验模型或说原型(Versuchsmodell)的首字母)。战争结束以后,他拿V改成了Z,原因十分显然译者注。V1(也就是是新兴的Z1)是项迷人的黑科技:它是台全机械的微机,却从不就此齿轮表示十进制(前单百年的巴贝奇这样干,正在做霍尔瑞斯制表机的IBM也如此干),祖思要建造之是同尊备二上制计算机。机器基于的预制构件里之所以小杆或金属板的直线走表示1,不挪表示0(或者相反,因部件而异)。祖思开发了时髦的教条逻辑门,并以外老人家家之会客室里做出第一高原型。他在自传里提到了表Z1及后续计算机背后的故事\[2\]

翻译注:祖思把V改成Z,是为着避免与韦纳·冯·布劳恩(Wernher von
Braun)研制的火箭的型号名相混淆。

Z1身啊机械,却还为是贵现代电脑:基于二进制,使用浮点型表示数据,并能开展四虽说运算。从穿孔带读入程序(虽然没标准分支),计算结果好写入(16配大小的)内存,也足以由外存读出。机器周期在4Hz横。

Z1以及1941年建成的Z3分外互相如,Z3的系统布局于《Annals of the History of
Computing》中曾经产生叙\[3\]。然而,迄今仍没有对准Z1高层架构细节上的阐释。最初那尊原型机毁于1943年的同摆空袭。只幸存了有的机械部件的草图和像。二十世纪80年份,康拉德·祖思在退休多年下,在西门子和另组成部分德国赞助商的援之下,建造了平台完整的Z1复制品,今藏于柏林之技术博物馆(如图1所出示)。有三三两两号称做工程的学员帮忙着他成功:那几年里,在德国欣费尔德底自身里,他全都好合图纸,精心绘制每一个(要起钢板上切割出的)机械部件,并亲监工。Z1复成品的首先效图张在1984绘制。1986年4月,祖思画了张时间表,预期会于1987年12月完结机器的盘。1989年,机器移交给柏林博物馆之早晚,做了无数涂鸦运行和算术运算的以身作则。然而,Z1复成品和之前的原型机一样,从来都不足够可靠,无法在管人值守的气象下增长日子运作。甚至当揭幕仪式上即挂了,祖思花了几乎单月才修好。1995年祖思去世以后,这台机械就又没有启动过。

图1:柏林Z1复产品一扫(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

尽管我们出矣柏林的Z1复制品,命运却第二不成和咱开始了玩笑。除了绘制Z1复制品的图形,祖思并无正儿八经地拿有关其从头至尾的详细描述写出来(他本意想付出当地的高校来形容)。这事儿本是相当必要之,因为拿复制品和1938年之Z1照片对照,前者明确地「现代化」了。80年份大精密的教条仪器使祖思得以于修筑机器时,把钢板制成的层片排布得更严密。新Z1很引人注目比她的前身要小得差不多。而且出无产生以逻辑和教条及和前身一一对诺为不好说,祖思有或收取了Z3及外后续机器的更,对复制品做了改善。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58只、最终乃至12只机械层片之间注2。祖思没有留住详细的书面记录,我们吧便莫名其妙。更糟糕的凡,祖思既然第二赖打了Z1,却要尚未留给关于其综合性的逻辑描述。他就比如那些知名的钟表匠,只写出表的预制构件,不做了多阐释——一流的钟表匠确实为无待了多之证实。他那么片单学生仅帮写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林博物院之参观者只能看正在机器中成千上万的部件惊叹。惊叹之衍就是根,即使专业的处理器科学家,也麻烦设想这头机械怪物内部的工作机理。机器便以这时候,但要命不幸,只是尸体。

注2:你可以于咱们的网页「Konrad Zuse Internet
Archive」上找到Z1复制品的持有图纸。

希冀2:Z1之教条层片。在右手可以瞥见八切片外存层片,左侧可以看见12片电脑层片。底下的相同堆积杆子,用来用钟周期传递及机械的每个角落。

啊写就首论文,我们精心研究了Z1的图纸和祖思记事本里散的笔记,并以当场本着机械做了汪洋底观察。这么多年来,Z1复出品都不曾运行,因为里的钢板被压弯了。我们查阅了过1100布置机器部件的放大图纸,以及15000页的记录本内容(尽管其中就来相同有些点有关Z1的信)。我只得看到同样截计算机一部分运行的短视频(于多20年前录制)。慕尼黑之德意志博物馆馆藏了祖思论文里涌出的1079张图纸,柏林的艺博物馆虽然收藏了314布置。幸运的凡,一些图片里噙着Z1中有些微指令的定义和时序,以及部分祖思一各类一各类手写出来的例证。这些事例可能是祖思用以检验机器内部运算、发现bug的。这些信息似乎罗塞塔石碑,有矣她,我们得以Z1的微指令和图纸联系起来,和咱们尽理解的就电器计算机Z3(有周线路信息\[5\])联系起来。Z3冲与Z1一样的高层架构,但本存部分最主要出入。

正文由浅入好:首先,了解一下Z1之分块结构、机械部件的布局,以及祖思用到的片机械门的事例。而继,进一步深刻Z1的中坚组件:时钟控制的指数以及尾数加法单元、内存、算术运算的微序列器。介绍了机械零件之间什么相互作用,「三明治」式的钢板布局如何组织测算。研究了乘胜除法和输入输出的过程。最后简短总结了Z1的史身份。

2 分片结构

Z1凡是一模一样高时钟控制的机。作为机械设备,其时钟被剪切为4单分支周期,以机械部件在4只相互垂直的势头及的移位来代表,如图3所显示(左侧「Cycling
unit」)。祖思用平不善走称一不善「衔接(engagement)」。他计划实现4Hz底钟周期,但柏林的复制品始终连1Hz(4衔接/秒)都跳不了。以这速度,一次于乘法运算而耗时20秒左右。

贪图3:根据1989年底仿制品,所得的Z1(1936~1938年)框图。原Z1的内存容量只生16许,而非是64配。穿孔带由35毫米电影胶卷制成。每一样起命令以8比特位编码。

Z1的多多表征深受新兴底Z3所下。以本的见解来拘禁,Z1(见图3)中最好重点的改制而有:

  • 因完全的二进制架构实现内存和电脑。

  • 内存以及电脑分离。在复制品中,机器大约一半由于内存和穿孔带读取器构成。另一半出于电脑、I/O控制台和微控制单元构成。原Z1的内存容量是16配,复制品是64配。

  • 然而编程:从穿孔带读入8于特长的授命(其中2位表示操作码译者注、6各项代表内存地址,或者为3各表示四虽运算和I/O操作的操作码)。因此令就发8种:四尽管运算、内存读写、从十进制面板读入数据、将结果寄存器里之情节展示到十前行制展板。

翻译注:应是负内存读写的操作码。

  • 内存和处理器中的内数据以浮点型表示。于是,处理器分为两独片:一部分甩卖指数,另一样组成部分处理尾数。位于二进制小数点后的尾数占16只比特。(规格化的浮点数)小数碰左边那位永远是1,不待存。指数占7各类,以2之补数形式表示(-64~+63)。用额外的1单比特来储存浮点数的符号位。所以,存储器中之字长为24各类(16各类尾数、7位指数、1位号各项)。

  • 参数或结果为0的不同寻常状况(规格化的尾数无法表示,它的率先各永远是1)由浮点型中非常规的指数值来处理。这或多或少及了Z3才落实,Z1及其仿制品都无兑现。因此,Z1及其仿制品都处理不了中等结果有0的图景。祖思知道这同样短板,但他留给到更爱接线的跟着电器计算机达失去化解。

  • CPU是微代码结构的:操作为诠释变成一密密麻麻微指令,一个机械周期同修微指令。微指令在算术逻辑单元(ALU)之间出实际的数据流,ALU不鸣金收兵地运作,每个周期且以少单输入寄存器里的再三加同任何。

  • 神乎其神的凡,内存和计算机可以分别独立运行:只要穿孔带为闹命令,内存就在通信接口写副或读取数据。处理器为用于实践存取操作时当通信接口写副或读取。可以关闭内存而一味运行处理器,此时本来来自内存的数将变为0。也得以拉了微机而光运行内存。祖思以要好独自调试机器的鲜单部分。同时运转时,有一样清总是两者周期单元的轴将它们一起起来。

Z1的另外改革与后来Z3遭反映出的想法相似。Z1的指令集与Z3几乎同一,但它们算不了平方根。Z1利用废弃的35毫米电影软片作为穿越孔带。

图3显了Z1复制品的肤浅图。注意机器的星星只举足轻重部分:上半片段凡内存,下半部分凡计算机。每有都有夫自己的周期单元,每个周期越来越分为4只方向上(由箭头标识)的教条移动。这些倒可以依靠分布于测算部件下的杠杆带动机器的另外有。一不行读入一修穿孔带齐的吩咐。指令的持续时间各不相同。存取操作耗时一个周期,其他操作则需要多单周期。内存地址位于8位操作码的低6各项比特中,允许程序员寻址64独地点。

如图3所示译者注,内存和电脑通过互各单元中的苏存进行通信。在CPU中,尾数的内表示扩到了20各项:二上前制小数点前加点儿个(以表示二进制幂21和20),还有个别位表示最低的第二迈入制幂(2-17和2-18),旨在提高CPU中间结果的精度。处理器中20各的尾数可以表示21~2-18的次进制幂。

翻译注:原文写的是祈求1,我看是作者笔误,应为图3。

解码器从穿孔带读取器获得指令,判断好操作之后开始遵循需要控制内存单元以及电脑。(根据加载指令)将数从内存读到CPU区区独浮点数寄存器之一。再冲其他一样长加载指令将数从内存读到其他一个CPU寄存器中。这片只寄存器在微机里可以相加、相减、相乘或相除。这好像操作既关乎尾数的相加,也涉指数的加减(用2的补码加法器)。乘除结果的记位由同解码器直接相接的「符号单元」处理。

戳穿带及的输入指令会要机器停止,以便操作人员经过动机械面板上的4独十向前制位输入数据,同时经过平等彻底小杆输入指数和符号。而后操作员可以再开机器。输出指令也会见要机器停止,将结果寄存器中之始末展示到十进制机械面板上,待操作员按下有根本小杆,机器还运行。

祈求3受的微序列器和指数尾数加法单元共同组成了Z1计算能力的中心。每项算术或I/O操作都叫划分为多单「阶段(phases)」。而继微序列器开始计数,并当加法单元的12叠机械部件中挑选相应层片上妥的微操作。

为此举例来说,穿孔带及顶小的次序可以是这样的:1)
从地方1(即第1独CPU寄存器)加载数字;2)
从地方2(即第2个CPU寄存器)加载数字;3) 相加;4)
以十进制显示结果。这个顺序用允许操作员预先定义好同一堆运算,把Z1当做简单的机械计算器来用。当然,这无异多样运算可能助长得几近:时方可管内存当做存放常量和中等结果的堆栈,编写自动化的不胜枚举运算(在后来底Z4计算机中,做数学计算的穿孔带能起半点米长)。

Z1的系布局可以为此如下的当代术语来总:这是一模一样台可编程的通用浮点型冯·诺依曼机(处理器以及内存分离),有着只读的外部程序,和24各项、16许的囤积空间。可以接到4个数的十上制数(以及指数以及记)作为输入,然后将变为二进制。可以本着数据开展四则运算。二上前制浮点型结果可以转移回科学记数法表示的十前进制数,方便用户读取。指令中无带有条件还是无条件分支。也绝非针对性结果为0的异常处理。每条指令拆解为机械里「硬接线」的微指令。微序列器规划在微指令的推行。在一个仅存的机器运行的视频被,它如同一尊机子。但它们打的凡数字。

3 机械部件的布局

柏林的Z1复制品布局大清晰。所有机械部件似乎还因健全的办法布放。我们先前提过,对于电脑,祖思至少设计了6个本子。但是要构件的相对位置一开始就是确定了,大致会反映原Z1的教条布局。主要有点儿个组成部分:分别是的内存和计算机,由缝隙隔开(如图3所展示)。事实上,它们分别安装在拉动滚轮的台上,可以扯开了进行调节。在档次方向上,可以进一步管机器细分为带有计算部件的上半组成部分以及含有并杠杆的下半部分。参观者只有弯腰向计算部件下头看才能够看出Z1的「地下世界」。图4是计划图里的一律布置绘稿,展示了计算机中有些计算和协办的层片。请圈那么12重合计算部件和下侧区域之3层杠杆。要知道那些绘稿是起多麻烦,这张图纸就是只绝对好的事例。上面尽管发生成百上千有关各部件尺寸的细节,但几无那个效方面的诠释。

贪图4:Z1(指数单元)计算和旅层片的设计图

希冀5凡是祖思画的Z1复制品俯视图,展示了逻辑部件的布,并标了每个区域的逻辑功能(这幅草图在20世纪90年间公开)。在上半部分,我们可见见3个存储仓。每个仓在一个层片上可以储存8只8比较特长的配。一个仓有8独机械层片,所以总共会存64许。第一个存储仓(10a)用来抱指数与标记,后少只(10b、10c)存低16个的尾数。用这么的比特分布存放指数和尾数,只需要构建3只意一致的8号存储仓,简化了教条主义结构。

内存和处理器之间有「缓存」,以和电脑(12abc)进行数量交互。不克在穿孔带上一直设常数。所有的多寡,要么出于用户从十前进制输入面板(图右18)输入,要么是计算机自己毕竟得之中级结果。

希冀备受之所有单元都不过展示了最顶上之一律叠。切记Z1可是建得犹如一堆机械「三明治」。每一个计层片都同那个前后层片严格分离(每一样交汇还起金属的地板与天花板)。层间的通信凭借垂直的小杆实现,它们得以将运动传递至上层或下层去。画于表示计算层片的矩形之间的有点周就是这些小杆。矩形里那些小大一些的圈子代表逻辑操作。我们好以每个圆圈里找找见一个次之迈入制门(纵贯层片,每个圆圈最多有12只家)。根据此图,我们得以估算出Z1被逻辑门的数码。不是有单元都平等高,也非是拥有层片都举着机械部件。保守估算,共有6000个二进制零件构成的派别。

希冀5:Z1示意图,展示了该机械结构之分区。

祖思以图5备受于机器的不等模块标上号。各模块的图如下:

内存区域

  • 11a:6各项内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数及记的存储仓
  • 10b、10b:尾数小数部分的存储仓
  • 12abc:加载或存储操作下和计算机交互的接口

处理器区域

  • 16:控制和符号单元
  • 13:指数部分被有数独ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化尾数的20各项ALU(18各项用于小数部分)
  • 17:微代码控制
  • 18:右侧是十进制输入面板,左侧是出口面板

不难想象这幅示意图中起达及下之测算流程:数据由内存出来,进入两单可寻址的寄存器(我们称为F和G)。这半只寄存器是顺区域13暨14ab分布的。再把它们传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。可以行使「反译」(从二进制转换为十进制)指令以结果显示为十进制。

脚我们来瞧各个模块更多的细节,集中讨论要的计量部件。

4 机械门

知道Z1机械结构的极好法子,莫过于搞懂那几单祖思所用底第二上制逻辑门的简练例子。表示十向前制数的经方式向是旋钮表盘。把一个齿轮分为10单扇区——旋转齿轮可以从0数及9。而祖思早于1934年就决定使用二进制系统(他随即莱布尼兹称之为「the
dyadic
system」)。在祖思的技巧被,一片平板有些许只位置(0要么1)。可以由此线性移动于一个状态转移至其他一个态。逻辑门根据所假设表示的比较特值,将活动于一块板传递到另外一样片板。这无异组织是立体之:由堆叠的机械组成,板间的动通过垂直放置于机械直角处的圆柱形小杆或者说销钉实现。

咱俩来探三栽基本门的例证:合取、析取、否定。其关键思想可以生多机械实现,而出创意而祖思总能够打来适应机器立体结构的极品方案。图6译者注著了祖思口中之「基本门(elementary
gate
)」。「使动板(actor
plate
)」可以看做机器周期。这块板循环地打右侧为左再于后走。上面一样块板含着一个数据位,起在决定图。它发生1和0点儿个职务。贯穿板洞的小杆随着平板水平位移(自身保障垂直)。如果上面的板处于0位置,使动板的活动就无法传递给给动板(actuated
plate
)(见图6错误)。如果数量位处1岗位,使动板的移动就好传递给受动板。这虽是康拉德·祖思所谓的「机械继电器」,就是一个得合机械「电流」的开关。该基本门以此将数据位拷贝到让动板,这个数据位的倒方向改变了90渡过。

翻译注:原文「Fig. 5」应为笔误。

图6:基本门就是一个开关。如果数额位吗1,使动板和于动板就起连接。如果数量位为0,连接断开,使动板的移位就传递不了。

贪图7显得了这种机械布局之俯视图。可以望要动板上之洞口。绿色的控制板可以用圈(小杆)拉达拖累下。当小杆处于能让设动板扯动的位置时,受动板(红色)才好左右走。每一样张机械俯视图右侧还写出一样的逻辑开关。数据位能够开始闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯把开关画在0位置,如图7所出示。他习惯于吃动板被如动板推动(图7右手),而不是带动(图7左)。至此,要构建一个非门就格外简短了,只待数位处0时闭合、1时断开的开关(如图7底部少于布置图所示)译者注

翻译注:相当给跟图6的逻辑相反。

发出了教条主义继电器,现在好一直构建余下的逻辑操作了。图8所以抽象符号展示了机械中之必要线路。等效的机械装置应不难设想。

图7:几种植基本门,祖思被出了机械继电器之悬空符号,把继电器画成了开关。习惯及,数据位老打在0位置。箭头指示在活动方向。使动板可以通往左拉(如图左)或向右边推(如图右)。机械继电器的起来位置好是掩的(如图下零星帧图所示)。这种状况下,输出及数据位反,继电器就是非门。

图8:一些是因为机械继电器构建的逻辑门。图中,最底部的是一个XOR,它可是由于包含两片被动板的教条继电器实现。等效的机械结构不难设计。

当今哪位都可构建友好之祖思机械计算机了。基础零部件就是教条主义继电器。可以设计更复杂的连续(比如含有两块被动板的跟着电器),只是相应的教条结构只能用生硬与小杆构建。

构建平尊完整的电脑的重点难题是管持有部件相互连接起来。注意数据位的移位方向连接与结果位的移动方向正交。每一样糟糕完整的逻辑操作都见面拿机械移动旋转90渡过。下一致次等逻辑操作以将移动旋转90度,以此类推。四派别的晚,回到最初的移位方向。这虽是干吗祖思用东南西北作为周期单位。在一个机周期内,可以运行4层逻辑计算。逻辑门既可是粗略而非门,也可复杂而带有两片让动板(如XOR)。Z1的钟表表现吧,4赖对接内成功同样赖加法:衔接IV加载参数,衔接I和II计算部分和和进位,衔接III计算最终结出。

输入的数码位在某个层及移动,而结果的多少位传到了别层上去。意即,小杆可以当机械的层片之间上下传递比特。我们以在加法线路受到看出就或多或少。

至今,图5的内涵就是再也增长了:各单元里之旋正是祖思抽象符号里的环,并体现着逻辑门的状态。现在,我们得以从机械层面提高,站在更逻辑的可观探讨Z1。

Z1的内存

内存是时下咱们本着Z1理解最透彻的组成部分。Schweier和Saupe曾叫20世纪90年间对那个发出过介绍\[4\]。Z4——康拉德·祖思被1945年形成的跟着电器计算机——使用了同种死类似的内存。Z4的电脑由电话随即电器构建,但彼内存以是机械式的,与Z1相似。如今,Z4的机械式内存收藏让德意志博物馆。在同一曰学员的救助下,我们在计算机中模拟真来了她的运作。

Z1中数量存储的根本概念,就是之所以垂直的销钉的一定量独岗位来代表比特。一个岗位表示0,另一个职务表示1。下图显示了哪通过以简单只岗位之间来回动销钉来安于特值。

图9:内存中的一个机械比特。销钉放置于0或1的职位。可读博其岗位。

图9(a)译者注显了外存中的少单比特。在步骤9(b)中,纵向的控制板带在销钉上换。步骤9(c)中,两片横向的只要动板中,下侧那片给销钉和控制板推动,上侧那片没为推进。步骤9(d)中,比特位移回初始位置,而后控制板将它们移到9(a)的职务。从这样的内存中读取比特的过程具有破坏性。读取一各项后,必须靠9(d)的回移还原比特。

翻译注:作者没有在图备受标明abcd,左上为(a),右上为(b),左下为(c),右下为(d)。另,这组插图有点抽象,我耶是瞄了绵绵才看明白,它是俯视图,黑色的有些刚好方形是销钉,纵向的长方形是控制板,销钉在决定板上之矩形形洞里倒(两只岗位表示0和1),横向的少片带尖齿的长方形是一旦动板。

经过解码6各类地方,寻址字。3各项标识8个层片,另外3各标识8单字。每一样交汇的解码线路是同蔸典型的老三重叠就电器二向前制树,这跟Z3中一样(只是树的层数不同)。

俺们不再追究机械式内存的组织。更多细节而参见文献[4]。

Z1的加法单元

战后,康拉德·祖思在同份文档里介绍过加法单元,但Z1复活中之加法单元以及的异。那份文档\[6\]倍受,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复活中,加法单元使用有限单XOR和一个AND。

前方少步计算是:a) 待相加的少数只寄存器按位XOR,保存结果;b)
待相加的个别独寄存器按位AND,保存结果。第三步就是是基于前少步计算进位。进位设好之后,最后一步就是是对进位和率先步XOR的结果开展按位XOR运算。

下面的例子展示了安用上述手续完成两频的二进制相加。

康拉德·祖思发明的计算机都应用了「预上位」。比起当列二进制位之间串行地传递进位,所有位上的进位可以一如既往步成功。上面的例证就是认证了马上同经过。第一糟XOR产生不考虑进位情况下零星单寄存器之和的中级结果。AND运算产生进位比特:进位要传左边的比特上去,只要这比特在面前同步XOR运算结果是1,进位将连续向左传递。在演示中,AND运算产生的低位上的进位造成了三涂鸦进位,最后及第一次等XOR的结果进行XOR。XOR运算产生的一模一样列连续的1犹如机车,牵引着AND所出的进位,直到1之链子断裂。

图10所出示就是Z1复制品中的加法线路。图被形了a杆和b杆这点儿只比特的相加(假设a是寄存器Aa中之第i个比特,b是寄存器Ab中的第i单比特)。使用二上制门1、2、3、4并履行开展XOR和AND运算。AND运算作用被5,产生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或给其保持断开。7是将XOR的结果传被上层的辅助门。8与9划算最终一步XOR,完成整个加法。

箭头标明了各级部件的走。4只样子还上阵了,意即,一浅加法运算,从操作数的加载到结果的变迁,需要一整个周期。结果传递到e杆——寄存器Ae的第i号。

加法线路在加法区域之第1、2、3独层片(如后的希冀13所出示)。康拉德·祖思在无专业被过二迈入制逻辑学培训之情形下,就整起了事先进位,实在了不可。连第一雅巨型电子计算机ENIAC采用的且单是十进制累加器的串行进位。哈佛的Mark
I用了先期进位,但是十进制。

祈求10:Z3的加法单元。从左至右完成运算。首先以位AND和XOR(门1、2、3、4)。衔接II计算进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的序列器

Z1中之各一样码操作都足以说明为同名目繁多微指令。其经过根据同样种植名叫「准则(criteria)」的表格实现,如图11所著,表格由成对停的108块金属板组成(在这个我们只能看到最顶上——即层片12——的同对板。剩下的居这有限片板下面,合共12重合)。用10个比特编排表格中的章(金属板本身):

  • 比较特Op0、Op1和Op2凡命令的二进制操作码
  • 比特S0和S1是标准化各,由机械的任何一些装置。举个例子,当S0=1时时,加法就换成了减法。
  • 正如特Ph0、Ph1、Ph2、Ph3、Ph4用于对相同条指令中之微周期(或者说「阶段」)计数。比如,乘法运算消耗20只级次,于是Ph0~Ph4立五个比特在运算过程被从0增长到19。

立马10个比特意味着,理论及我们好定义多上1024栽不同之准绳还是说情况。一漫长指令最多但占32个阶段。这10个比特(操作码、条件各、阶段)推动金属销(图11遇涂灰者),这些金属销hold住微控制板以防其弹到左侧或右手(如图所示,每块板都并在弹簧)。微控制板上分布在不同的年,这些年决定在以时10完完全全控制销的职务,是否可阻止板的弹动。每块控制板都生个「地址」。当就10各控制比特指定了有块板的地点,它就是可弹到右手(针对图11吃上侧的一板一眼)或左边(针对图11被下侧的死心塌地)。

控制板弹到右会照到4个条件各(A、B、C、D)。金属板根据对应准则切割,从而以下A、B、C、D不同的整合。

出于这些板分布于机器的12个层片上,
激活一片控制板自然为意味也产一致步之操作选好了相应的层片。指数单元中之微操作可以跟尾数单元的微操作并行开始,毕竟有限块板可以同时弹动:一片向左,一片向右侧。其实也可吃简单单不同层片上的板同时为右弹(右侧对应尾数控制),但机械及的局限限制了这般的「并行」。

祈求11:控制板。板上之年纪根据Op2~Ph0这10只比较特所对应之金属销(灰色)的职,hold住板。指定某个块板的「地址」,它就在弹簧的图下弹到右(针对上侧的古板)或左边(针对下侧的死)。从12层板中指定一块板之又代表选出了实施下一致步操作的层片。齿状部分A、B、C或D可以推,从而实现在依照下微控制单元里之销钉后,只实行必要的操作。图被,上侧的板已经弹到了右手,并按照下了A、C、D三完完全全销钉。

据此决定Z1,就相当给调整金属板上之春秋,以要它可响应具体的10比较单做,去意及左右侧的单元上。左侧控制在计算机的指数部分。右侧控制着尾数部分。选项A、B、C、D是互斥的,意即,微控制板只选取这(就是唯一无让仍下的要命)。

6 计算机的数据通路

祈求12来得了Z1的浮点数处理器。处理器分别有同样修处理指数(图左)和一致久处理尾数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7只比特和笔录尾数的17独比特构成。指数-尾数对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的记号由外部的一个标记单元处理。乘除结果的号子在算前查获。加减结果的标记在测算后得出。

咱们得于图12挨见到寄存器F和G,以及它和计算机其他有的关联。ALU(算术逻辑单元)包含在三三两两独浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一直就是是ALU的输入,用于加载数值,还好因ALU的输出Ae和Be的总线反馈,保存迭代过程中之中级结果。

Z1中之多少总线使用「三态」模式,意即,诸多输入还足以促进到平等根数据线(也是个机械部件)上。不需要「用电」把数据线以及输入分离开来,因为根本也从不电。因在机械部件没有活动(没有推动)就表示输入0,移动(推动)了就象征输入1,部件之间未存在冲突。如果发一定量个部件同时于同一彻底数据线上输入,唯一要之是承保她能依据机器周期按序执行(推动只当一个势头直达生效)。

图12:Z1中之处理器数据通路。左半部分对应指数的ALU和寄存器,右半有些对应尾数的。可以拿结果Ae和Be反馈给临时寄存器,可以本着它们进行得负值或位移操作。直接以4比特长的十迈入制数逐位(每一样各类占4比特)拷至寄存器Ba。而继对该展开十进制到二进制的更换。

程序员能接触到的寄存器只有(Af,Bf)和(Ag,Bg)。它们并未地方:加载指令第一单加载的寄存器是(Af,Bf),第二只加载的是(Ag,Bg)。加载了简单独寄存器,就好初步算术运算了。(Af,Bf)同时还是算术运算的结果寄存器。(Ag,Bg)在平等不良算术运算之后可以隐式加载,并继续承担新一轱辘算术运算的老二单参数。这种寄存器的利用方案与Z3相同。但Z3中遗失了(Ag,Bg)。其主寄存器和辅寄存器之间的通力合作比Z1又扑朔迷离。

从今计算机的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不同类型的数:来自外寄存器的值、常数(+1、-1、3、13)、其他寄存器的取负值、ALU反馈回来的价。可以对ALU的输出进行得负值或挪操作。以表示与2n相乘的矩形框表示左移n位;以与2n相除表示右变n位。这些矩形框代表有相应的倒或求补逻辑的机械线路。举个例子,寄存器Ba和Bb相加底结果存于Be,可以本着那进展多变换:可以取反(-Be)、可以右变一或者少各(Be/2、Be/4)、或可不当移一还是三员(2Be、8Be)。每一样种转移都于组成ALU的教条层片中兼有各自对应的层片。有效计算的连带结果用盛传给寄存器Ba或Bb。具体是何许人也寄存器,由微控制器指定的、激活相应层片的小杆来指定。计算结果Be也得以一直传至内存单元(图12没有打生相应总线)。

ALU于每个周期内且开展同样蹩脚加法。ALU算了却后,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

希冀13:处理器中各操作的分层式空间布局。Be的移位器位于左那无异垛上。加法单元分布在绝左边那三堆。Bf的移位器以及价值为10<sup>-16</sup>的老二迈入制数位于右侧那同样堆。计算结果经右侧标Res的丝传至内存。寄存器Bf和Bg从内存获得价值,作为第一个(Op1)和第二单操作数(Op2)。

寄存器Ba有一致码特殊使命,就是将季各类十进制的数易成为二进制。十前进制数从机械面板输入,每一样个还换成为4独比特。把这些4比特底三结合直接传进Ba(2-13的岗位),将首先组4较单和10互相就,下一样组以及这个当中结果相加,再和10交互就,以此类推。举个例子,假要我们怀念换8743是累,先输入8并随着以10。然后7同这个结果相加,所得总数(87)乘以10。4双重与结果(870)相加,以此类推。如此实现了同一种植将十前行制输入转换为次上前制数的粗略算法。在即时同经过被,处理器的指数部分不断调整最终浮点结果的指数。(指数ALU中时时反复13对应213,后文还有针对性十-次进制转换算法的前述。)

祈求13还显示了电脑中,尾数部分数据通路各零件的空间分布。机器太左边的模块由分布于12单层片上的移动器构成。寄存器Bf和Bg(层片5和层片7)直接打右侧的内存获得数量。寄存器Be中之结果横穿层片8扭传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储于特值(在面就幅处理器的横截面图中不得不看看一个比特)。ALU分布于个别堆机械及。层片1与层片2做到对Ba和Bb的AND运算和XOR运算。所得结果于右边传,右边负责好进位以及尾声一步XOR运算,并将结果存储于Be。结果Be可以回传、存进内存,也可以以祈求被之各艺术开展动,并冲要求回传给Ba或Bb。有些线路看起多余(比如以Be载入Ba有点儿种艺术),但其是以供更多之精选。层片12无偿地以Be载入Ba,层片9尽管止于指数Ae为0时才如此做。图备受,标成绿色的矩形框表示空层片,不负担计算任务,任由机械部件穿堂而过。Bf和Bf'之间的矩形框包含了Bf做乘法运算时所要的移位器(处理常Bf中的比特从矮一个开逐位读入)。

贪图14:指数ALU和尾数ALU间的通信。

现行而可想像发生当下大机械里之计量流程了:数据从寄存器F和G流入机器,填入寄存器A和B。执行同一次加法或同多级的加减(以落实乘除)运算。在A和B中不断迭代中间结果直至获得最终结出。最终结出载入寄存器F,而后开始新一轮的算计。

7 算术指令

前文提过,Z1可以展开四尽管运算。在底下将讨论的报表中,约定用字母「L」表示二进制的1。表格让闹了每一样桩操作所急需的等同系列微指令,以及在它的意图下处理器中寄存器之间的数据流。一布置表总结了加法和减法(用2的补数),一摆表总结了乘法,还有同张表总结了除法。关于个别栽I/O操作,也时有发生一致布置表:十-亚进制转换与二-十进制转换。表格分为负责指数的A部分和担负尾数的B部分。表中各行显示了寄存器Aa、Ab、Ba、Bb的加载。操作所对应之号,在标「Ph」的列中给闹。条件(Condition)可以当开班经常接触或剥夺某操作。某平实行于实行时,增量器会设置法各,或者计算下一个等级(Ph)。

加法/减法

脚的微指令表,既涵盖了加法的景象,也蕴含了减法。这片种操作的关键在于,将插足加减的片单数进行缩放,以要该二进制指数等。假设相加的有限独数为m1×2a和m2×2b。如果a=b,两单尾数就得一直相加。如果a>b,则比较小的不可开交数就得还写为m2×2b-a×2a。第一涂鸦相乘,相当给以尾数m2右手变(a-b)位(使尾数缩小)。让咱们尽管设m2'=m2×2b-a。相加的鲜单数便变成了m1和m2'。共同的二进制指数也2a。a<b的情状呢近乎处理。

贪图15:加法和减法的微指令。5个Ph<sup>译者注</sup>完成同样不善加法,6只Ph完成同样蹩脚减法。两往往就各后,检测条件各S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是以此等级,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也出因此「phase」(阶段)的,根据表中信息,统一用「Ph」更直观,下同。

说明中(图15),先找找有片频吃比较生之二进制指数,而后,较小数的奇右变一定位数,至两者的二进制指数等。真正的相加从Ph4开始,由ALU在一个Ph内形成。Ph5遭到,检测这等同结实尾数是否是规格化的,如果非是,则透过活动将其规格化。(在展开减法之后)有或出现结果尾数为借助的事态,就用欠结果取负,负负得正。条件位S3笔录在即无异标志的更改,以便为为结尾结果进行必要的符调整。最后,得到规格化的结果。

戳穿带读取器附近的号子单元(见图5,区域16)会预先计算结果的标记和运算的品类。如果我们设尾数x和y都是刚刚的,那么对于加减法,(在分配好号之后)就发生如下四种植情况。设结果吧z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对于情况(1)和(4),可由ALU中之加法来拍卖。情况(1)中,结果为刚。情况(4),结果也负。情况(2)和(3)需要举行减法。减法的符号在Ph5(图15)中终于得。

加法执行如下步骤:

  • 当指数单元中计算指数的差∆α,
  • 选比较充分的指数,
  • 将于小数的尾数右变译者注∆α译者注位,
  • 奇相加,
  • 用结果规格化,
  • 结果的标记和个别个参数相同。

翻译注:原文写的凡左移,根据上下文,应为右变,暂且视为作者笔误,下文减法步骤中与。

翻译注:原文写的是「D」,但表中用的凡「∆α」,遂纠正,下同。我猜测作者以失败了平不折不扣「∆α」之后认为累,打算完稿后联替换,结果忘了……全文有成百上千此类不敷严谨的底细,大抵是由于没有正规上之因。

减法执行如下步骤:

  • 每当指数单元中计算指数的之异∆α,
  • 选择于生之指数,
  • 拿较小之累之奇右变∆α位,
  • 奇相减,
  • 用结果规格化,
  • 结果的记和绝对值比较生之参数相同。

号单元预先算得矣标记,最终结果的号子需要和它构成得出。

乘法

对于乘法,首先以Ph0,两频繁之指数相加(准则21,指数部分)。而继耗时17个Ph,从Bf中第二向前制尾数的低位检查至最高位(从-16到0)。每一样步,寄存器Bf都右变一各项。比特位mm记录在前由-16之职务被转移出来的那同样员。如果换出的是1,把Bg加至(之前刚刚右变了平号之)中间结果高达,否则便管0加上去。这无异算法如此精打细算结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

召开截止乘法之后,如果尾数大于等于2,就以Ph18中将结果右变一各类,使其规格化。Ph19负责将最终结出写到数码总线上。

祈求16:乘法的微指令。乘数的奇存放于(右变)移位寄存器Bf中。被乘数的奇存放于寄存器Bg中。

除法

除法基于所谓的「不过来余数法」,耗时21个Ph。从高耸入云位到无限没有,逐位算得商的一一比特。首先,在Ph0计算指数的异,而后计算尾数的除法。除数的奇存放于寄存器Bg里,被除数的奇存放于Bf。Ph0期间,将余数初始化至Bf。而继的每个Ph里,在余数上弱化去除数。若结果吗刚,置结果尾数的附和位为1。若结果为乘,置结果尾数的相应位为0。如此逐位计算结果的依次位,从位0到位-16。Z1中生出同一种体制,可以按需对寄存器Bf进行逐位设置。

一旦余数为借助,有些许种对付策略。在「恢复余数法」中,把除数D加回到余数(R-D)上,从而重新得到正的余数R。而继余勤错移一各项(相当给除数右变一各),算法继续。在「不回复余数法」中,余数R-D左移一员,加上除数D。由于前一模一样步着的R-D是乘的,左移使他恢弘到2R-2D。此时丰富除数,得2R-D,相当给R左移之后与D的两样,算法得以持续。重复这等同步骤直至余数为刚,之后我们就是又有何不可抽除数D了。在下表中,u+2代表二前进制幂中,位置2那儿底进位。若此位为1,说明加法的结果吗因(2之补数算法)。

不过来余数法是一律种计算两个浮点型尾数之协议的雅致算法,它省去了储存的步调(一个加法Ph的时耗)。

祈求17:除法的微指令。Bf中之叫除数逐位移至一个(左移)移位寄存器中。除数保存于Bg中。<sup>译者注</sup>

翻译注:原文写的是除数在Bf、被除数在Bg,又是一样远在明显的笔误。

奇怪的是,Z3在举行除法时,会先测试Ba和Bb之差是否可能为负,若否借助,就走Ba到Be的一模一样修捷径总线使减的除数无效(丢弃这无异于结出)。复制品没有行使即时同智,不东山再起余数法比她优雅得几近。

8 输入和出口

输入控制台由4列、每列10片小盘构成。操作员可以于各一样排(从左到右分别吗Za3、Za2、Za1、Za0)上转出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09之第二向前制值。

随后Z1的处理器负责用各个十上前制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再乘以10。四单号,皆若是再度。Ph7了后,4员十向前制数的二进制等效值就以Be中出生了。Ph8,如发生需要,将奇规格化。Ph7将常数13(二进制是LL0L)加到指数及,以管教于尾数-13底位置及输入数。

之所以同一到底小杆设置十进制的指数。Ph9中,这根小杆所处之职位代表了输入时只要趁早多少次10。

贪图18:十-亚进制转换的微指令。通过机械设备输入4位十向前制数。

贪图19受到的申显示了什么将寄存器Bf中的第二前进制数转换成为在出口面板上显示的十上制数。

否无遇到要拍卖负十进制指数的状态,先给寄存器Bf中之频繁就上10-6(祖思限制了机只能操作逾10-6的结果,即便ALU中的中游结果好再次小些)。这当Ph1好。这同乘法由Z1的乘法运算完成,整个过程遭到,二-十进制译者注更换保持「挂于」。

翻译注:原文写的十-次之进制,目测笔误。

图19:二-十进制转换的微指令。在机械设备上显示4各十前进制数。

其后,尾数右变两各类(以要二前行制小数沾之左侧有4单比特)。尾数持续位移,直到指数也正,乘3不好10。每乘一不好,把尾数的平头部分拷贝出来(4单比特),把它打尾数里去,并基于同样张表(Ph4~7中的2Be'-8Be'操作)转换成十进制的花样。各个十向前制位(从高高的位开)显示到输出面板上。每乘一坏10,十进制显示着之指数箭头就不当移一约束位置。译者注

翻译注:说实话这同一截尚未完全看明白,翻译或者与本意有出入。

9 总结

Z1的原型机毁于1943年12月柏林一样集市盟军的空袭中。如今既无可能判定Z1的仿制品是否跟原型一样。从现有的那些像及看,原型机是单深块头,而且无那么「规则」。此处我们只能相信祖思本人所摆。但自道,尽管他不曾什么理由而在重建的过程中产生察觉地失去「润色」Z1,记忆也可能悄悄动着手脚。祖思在1935~1938年里记下的那些笔记看起与后来之仿制品一致。据他所摆,1941建成之Z3和Z1在统筹上十分相似。

二十世纪80年间,西门子(收购了祖思的微处理器公司)为重建Z1提供了成本。在简单称为学员的相助下,祖思以自己家中就了所有的建筑工作。建成之后,为方便于重机把机器挂起来,运送及柏林,结果祖思家楼上拆掉了千篇一律片段墙壁。

重建的Z1是高优雅的微机,由许多的部件组成,但连不曾剩余。比如尾数ALU的出口可以但出于少单移位器实现,但祖思设置的那些移位器明显因较逊色的代价提升了算术运算的速率。我竟发现,Z1的处理器比Z3的重新优雅,它更简短,更「原始」。祖思似乎是当动用了再简约、更牢靠的对讲机就电器之后,反而在CPU的尺寸达到「铺张浪费」。同样的从业也生在Z3多年晚底Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而电脑架构是主导雷同的,就算是其的指令更多。机械式的Z1从不能直接正常运行,祖思本人后来也称之为「一长条死胡同」。他已经开玩笑说,1989年Z1的复制品那是一定准确,因为原型机其实不保险,虽然复制品也可是据不至啦去。可神奇的是,Z4为了省去继电器而动的机械式内存也甚可靠。1950~1955年里,Z4在瑞士的苏黎世联邦理工学院(ETH
Zürich
)服役,其机械内存运行良好\[7\]

最为令自己好奇之是,康拉德·祖思是什么样年轻,就针对计算机引擎给有了这么雅致的筹划。在美国,ENIAC或MARK
I团队还是由于经验丰富的科学家及电子专家组成的,与此相反,祖思的干活孤立无帮助,他尚未曾什么实际经历。从架构上看,我们今天之处理器上和1938年底祖思机一致,反而和1945年之ENIAC不同。直到后来之EDVAC报告草案,以及冯·诺依曼与图灵开发之位串行机中,才引进了重复优雅的系统布局。约翰·冯·诺依曼(John
von
Neumann
)1926~1929年里居于柏林,是柏林大学极青春的讲师(报酬直接源于学生学费的无薪大学老师)。那些年,康拉德·祖思同冯·诺依曼许能在非经意间相遇相识。在那疯狂席卷、那黑夜笼罩德国前,柏林本该有着众多底或许。

祈求20:祖思早期也Z1复制品设计之草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., "Konrad Zuse's legacy: the architecture of the Z1 and
    Z3", Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, "Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1", Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, "Rechenvorrichtung aus mechanischen Schaltglieder",
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: "The Electronic Numerical Integrator and Computer
    (ENIAC)", Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.

转载本站文章请注明出处:必赢亚洲56电子游戏 https://www.creatologue.com/?p=154

上一篇:

下一篇:

相关文章

网站地图xml地图